如果(guo)你需要購(gou)買磨(mo)(mo)(mo)粉機(ji)，而且(qie)區(qu)分不(bu)了雷蒙磨(mo)(mo)(mo)與球磨(mo)(mo)(mo)機(ji)的(de)區(qu)別，那么下面讓我來(lai)給(gei)你講解(jie)一下： 雷蒙磨(mo)(mo)(mo)和(he)球磨(mo)(mo)(mo)機(ji)外形差異較大，雷蒙磨(mo)(mo)(mo)高(gao)達威猛，球磨(mo)(mo)(mo)機(ji)敦實(shi)個(ge)頭也(ye)不(bu)小(xiao)，但是二者的(de)工
隨(sui)著社會經濟的(de)(de)快速發(fa)展，礦石磨(mo)(mo)粉的(de)(de)需求量越(yue)來越(yue)大，傳統的(de)(de)磨(mo)(mo)粉機已經不能(neng)滿(man)(man)足(zu)(zu)生產的(de)(de)需要，為了滿(man)(man)足(zu)(zu)生產需求，黎明重工加緊科研步伐，生產出了全自動智(zhi)能(neng)化環(huan)保節能(neng)立式磨(mo)(mo)粉
網頁圓錐(zhui)破也就是常說的(de)(de)(de)圓錐(zhui)式破碎(sui)機，適(shi)用(yong)于礦山石料的(de)(de)(de)中、細碎(sui)加工處理。也是常見的(de)(de)(de)破碎(sui)設備。本文我(wo)們針(zhen)對(dui)圓錐(zhui)破的(de)(de)(de)型號和部分參數(shu)這一(yi)話題(ti)做下簡單(dan)的(de)(de)(de)講解。 目前我(wo)們常見的(de)(de)(de)
網頁2020年10月9日? 形式：“ ethernetphyidAAAABBBB”，其中 AAAA16位Phy標識符(fu)1的值注(zhu)冊為 4個(ge)十六(liu)進制數字。 這是芯片供應商的OUI位3:18 BBBB16位Phy標識符(fu)2寄存器的
網頁PHY（Physical Layer，PHY） 碎碎思 41 人(ren) 贊同了該文章 從硬件上來說，一般(ban)PHY芯片為模(mo)數混(hun)合電路，負責接收(shou)電、光這(zhe)類模(mo)擬信(xin)(xin)號(hao)(hao)，經過解調和A/D轉換后(hou)通(tong)過MII接口將信(xin)(xin)號(hao)(hao)交給MAC芯片進行處理。 一般(ban)MAC芯
網(wang)頁(ye)2023年2月(yue)9日? 2、phy和switch在(zai)(zai)信(xin)(xin)號上(shang)的(de)區別(bie) PHY芯片 ，主要是(shi)(shi)將這些模擬信(xin)(xin)號進(jin)行(xing)解碼，通(tong)過MII等(deng)接口(kou)，將數字信(xin)(xin)號傳(chuan)送出去。 在(zai)(zai)解碼的(de)過程中(zhong)，它只是(shi)(shi)做信(xin)(xin)號的(de)轉換，而不對數字信(xin)(xin)號進(jin)行(xing)任何的(de)處(chu)理(li)，即(ji)使(shi)一幀有
網(wang)頁PHY（英語：Physical），中(zhong)文可稱(cheng)之為端口(kou)物理(li)層，是(shi)(shi)一(yi)(yi)個對OSI模(mo)型物理(li)層的共同簡(jian)稱(cheng)。而以太(tai)網(wang)是(shi)(shi)一(yi)(yi)個操(cao)作OSI模(mo)型物理(li)層的設(she)備。一(yi)(yi)個以太(tai)網(wang)PHY是(shi)(shi)一(yi)(yi)個芯片(pian)，可以發送和接收以太(tai)網(wang)的數據幀（frame）。
網頁什么(me)是PHY PHY（（Physical Layer，PHY））是IEEE8023中定義的一個標準模塊，STA（station management entity，管(guan)理(li)實體，一般為(wei)MAC或CPU）通過SMI（Serial Manage Interface）對PHY的行為(wei)、狀態進(jin)行管(guan)
網頁(ye)本數(shu)據(ju)中(zhong)心(xin)位于(yu)美國(guo)喬治亞州亞特蘭(lan)大桃樹街西北34號(hao)，亞特蘭(lan)大桃樹街數(shu)據(ju)中(zhong)心(xin)平方呎。 本數(shu)據(ju)中(zhong)心(xin)屬(shu)于(yu)中(zhong)立的運營(ying)商，具有Cogent Communications，TelX Internet
網頁利用 usb 轉(zhuan) mdio 軟件(jian)工(gong)具，德(de)州儀器 (ti) 以太網 phy 的(de)用戶可以訪問(wen) mdio 狀態和(he)控制寄存器。 USB 轉(zhuan) MDIO 工(gong)具包含連接至輕(qing)量(liang)級 GUI 的(de) MSP430 LaunchPad。 此(ci)
網頁V: or yyqc6898，相關視(shi)頻(pin)：USB 30電路設計01，DDRPHYdatatrainingWL，硬件篇01：聲學(xue)結(jie)構設計，USB20眼圖快速分
網(wang)頁芯(xin)動科(ke)(ke)技(ji) 據官方介紹，芯(xin)動科(ke)(ke)技(ji)DDR5/4 / LPDDR5/4 PHYController全(quan)套(tao)高(gao)性能(neng)內存接口(kou)解決方案，可提供4200Mbps速(su)(su)率(lv)的DDR4/LPDDR4和64Gbps速(su)(su)率(lv)的DDR5/LPDDR5。 同時支持(chi)定制延展(zhan)DDR5/LPDDR5高(gao)端解決方案，支持(chi)全(quan)定制硬核和SI封裝方案、一站式(shi)PHYController 封裝和PCB、PI/SI全(quan)套(tao)，為國內芯(xin)片(pian)設計提供了(le)高(gao)性能(neng)、低功耗、小尺(chi)
網頁裕太(tai)微電(dian)(dian)子股份(fen)有限(xian)公司（“裕太(tai)微電(dian)(dian)子”）成立于2017年，是具備關鍵(jian)技術攻關能力，擁有完全(quan)自主知識(shi)產權的(de)以太(tai)網物理(li)層(ceng)
網頁2021年7月6日? DDR PHY訓練簡(jian)介(jie) 高可靠性是(shi)系統級(ji)芯(xin)片SoC重(zhong)要的質量和性能(neng)要求之一(yi)(yi)。 SoC的復雜在于各個(ge)IP模塊都(dou)對其產(chan)生至關(guan)重(zhong)要的影響。 從芯(xin)耀輝長期服務客(ke)戶(hu)的經驗來看，在客(ke)戶(hu)的SoC設計中，訪問DDR SDRAM是(shi)常見(jian)的需求，所以DDR PHY則成(cheng)為了一(yi)(yi)個(ge)非常關(guan)鍵的IP，其能(neng)否穩定(ding)
網頁2017年8月18日? phy芯(xin)片(pian)接口(kou)直連(lian)（不使用變壓(ya)(ya)器(qi)）的(de)(de)設計 1基礎知識(shi) 網口(kou)phy芯(xin)片(pian)對tx和rx信號(hao)有(you)兩(liang)種(zhong)驅(qu)(qu)動(dong)(dong)(dong)方式(shi)：電(dian)壓(ya)(ya)驅(qu)(qu)動(dong)(dong)(dong)和電(dian)流驅(qu)(qu)動(dong)(dong)(dong)。不 同(tong)的(de)(de)驅(qu)(qu)動(dong)(dong)(dong)方式(shi)決定了phy在(zai)與變壓(ya)(ya)器(qi)連(lian)接的(de)(de)時候，變壓(ya)(ya)器(qi)的(de)(de)中心抽頭的(de)(de)接法。 電(dian)壓(ya)(ya)驅(qu)(qu)動(dong)(dong)(dong)型的(de)(de)phy，變壓(ya)(ya)器(qi)的(de)(de)中心抽頭接電(dian)源，電(dian)源大小即
網頁本(ben)人(ren)是(shi)有經(jing)驗的，一(yi)般的PHY芯(xin)片地址配(pei)(pei)置(zhi)范圍是(shi)0~7，其中0是(shi)廣播地址一(yi)般不會用(yong)。你可以(yi)用(yong)mdio讀(du)reg 2的命令（具體命令和環境(jing)有關，如(ru)果是(shi)UBOOT下，那就用(yong)mii read [addr] 2），一(yi)個個地址去嘗(chang)試，如(ru)果能獲取(qu)到PHY的ID信息與手冊(ce)匹配(pei)(pei)，那就100%是(shi)它啦(la)。
網(wang)頁(ye)PHY（英語：Physical），中文可(ke)(ke)稱之為端口(kou)物(wu)理層(ceng)，是(shi)一(yi)個對(dui)OSI模(mo)型物(wu)理層(ceng)的(de)(de)共同簡稱。而以太(tai)網(wang)是(shi)一(yi)個操作(zuo)OSI模(mo)型物(wu)理層(ceng)的(de)(de)設備。一(yi)個以太(tai)網(wang)PHY是(shi)一(yi)個芯片(pian)，可(ke)(ke)以發(fa)送和接收以太(tai)網(wang)的(de)(de)數據幀（frame）。
網頁2018年7月30日? PHY是物(wu)理(li)接口收(shou)發(fa)器，它實現物(wu)理(li)層。 包括(kuo)MII/GMII（介質獨立接口）子層、PCS（物(wu)理(li)編(bian)碼子層）、PMA（物(wu)理(li)介質附(fu)加）子層、PMD（物(wu)理(li)介質相關）子層、MDI子層。 100BaseTX采用4B/5B編(bian)碼。 PHY在發(fa)送數(shu)據(ju)(ju)的時候(hou)，收(shou)到MAC過來(lai)的數(shu)據(ju)(ju)（對(dui)PHY來(lai)說，沒有幀的概念(nian)，對(dui)它來(lai)說，都是數(shu)據(ju)(ju)而不管什么(me)地址，數(shu)據(ju)(ju)還是CRC），
網頁(ye)2019年2月1日? MIPI CPHY是一種(zhong)嵌(qian)入式時鐘鏈路，可為鏈路內的(de)重(zhong)新分配(pei)通道提供(gong)極大(da)的(de)靈(ling)活性。 C的(de)真正含義(yi)是“CPHYs may be used in channellimited applications, hence the use of the character “C””。 它還(huan)提供(gong)高速(su)和低功耗模式之間的(de)低延遲轉換。 MIPI CPHY通過在雙線通道上(shang)脫離傳統的(de)差
網頁(ye)2020年1月10日? PHY是(shi)(shi)物理接(jie)口的(de)(de)部分，包括了內存(cun)(cun)的(de)(de)Training所需要(yao)的(de)(de)物理層支持(chi)。 由(you)于(yu)內存(cun)(cun)越(yue)來(lai)越(yue)快，內存(cun)(cun)training的(de)(de)復(fu)雜(za)性越(yue)來(lai)越(yue)高，往(wang)往(wang)集(ji)成了均衡器等等要(yao)件(jian)(jian)，十分復(fu)雜(za)。 而(er)且不(bu)(bu)同的(de)(de)PHY，無論Training代(dai)碼(ma)是(shi)(shi)固件(jian)(jian)化還是(shi)(shi)提(ti)供參考代(dai)碼(ma)，都需要(yao)不(bu)(bu)少具有硬件(jian)(jian)和軟件(jian)(jian)知
網頁MAC的(de)上(shang)行(xing)口是(shi)PCI總線或SOC內部總線，下行(xing)是(shi)MII接(jie)口連接(jie)的(de)是(shi)PHY的(de)上(shang)行(xing)口。 以(yi)上(shang)講的(de)比較抽象，下面找(zhao)一個(ge)PHY芯片(pian)手冊（型號：88E1111），帶大家走讀(du)下： 以(yi)上(shang)從ISO網絡模型、器件(jian)作用、電(dian)路連接(jie)三個(ge)角度總結了MAC和PHY的(de)關(guan)系。 有什么不明(ming)白的(de)，歡(huan)迎私信咨(zi)詢(xun)。 編輯于 06:31 贊(zan)同 23 6 條評論(lun) 分享 收藏(zang) 喜歡(huan) 收起 陳磊 發(fa)布于 2022
網頁2016年10月10日(ri)? phy部(bu)分功能主要實現并(bing)轉串的功能，把utmi或者pipe口的并(bing)行(xing)數據(ju)(ju)轉換成(cheng)串行(xing)數據(ju)(ju)，再通過差分數據(ju)(ju)線(xian)輸出到芯(xin)片(pian)外(wai)部(bu)。 USB芯(xin)片(pian)內部(bu)實現的功能就是接(jie)受(shou)軟(ruan)件的控制，進(jin)而從內存搬運數據(ju)(ju)并(bing)按照USB協議進(jin)行(xing)數據(ju)(ju)打(da)包，并(bing)串轉換后輸出到芯(xin)片(pian)外(wai)部(bu)。
網(wang)頁2019年5月(yue)31日? PHY（（Physical Layer，PHY））是(shi)IEEE8023中定義的(de)一個標準模塊，STA（station management entity，管(guan)(guan)理(li)實體，一般為MAC或CPU）通(tong)過(guo)SMI（Serial Manage Interface）對(dui)PHY的(de)行為、狀(zhuang)態(tai)進行管(guan)(guan)理(li)和控(kong)制，而具體管(guan)(guan)理(li)和控(kong)制動作(zuo)是(shi)通(tong)過(guo)讀寫PHY內部的(de)寄(ji)存(cun)器(qi)(qi)實現(xian)的(de)。 一個PHY的(de)基本結構(gou)如下圖： PHY是(shi)物理(li)接口收(shou)發(fa)器(qi)(qi)，它實
網頁PHY Layer 如(ru)下圖(tu)所示： PHY特點(dian)如(ru)下： 更加詳(xiang)細的(de)(de)協(xie)議(yi)，可(ke)以去(qu)看協(xie)議(yi)spec。 后記 MIPI APHY是將成為(wei)端(duan)到(dao)端(duan)系(xi)統的(de)(de)基礎，該系(xi)統旨在簡化攝像(xiang)(xiang)機(ji)，傳(chuan)感(gan)器和(he)顯(xian)示器的(de)(de)集成，同時還整合了(le)功能安全性。 諸如(ru)攝像(xiang)(xiang)機(ji)串行接(jie)(jie)口(kou)（MIPI CSI2）和(he)顯(xian)示串行接(jie)(jie)口(kou)（MIPI DSI2）之類(lei)的(de)(de)更高層(ceng)MIPI協(xie)議(yi)已(yi)經(jing)用于(yu)將傳(chuan)感(gan)器和(he)顯(xian)示器連接(jie)(jie)到(dao)許多車(che)輛中的(de)(de)域ECU和(he)其他(ta)車(che)載計(ji)
網(wang)頁2013年11月3日? phy管(guan)理(li)(li)接(jie)口(kou)(kou)簡介，以太網(wang)傳輸速率(lv)從10兆發(fa)展到(dao)今(jin)天(tian)的(de)(de)100g，mac層和phy層之間(jian)的(de)(de)硬(ying)件(jian)接(jie)口(kou)(kou)發(fa)生了(le)很大的(de)(de)變化(hua)，但是(shi)其(qi)中用(yong)來(lai)管(guan)理(li)(li)phy的(de)(de)物理(li)(li)引腳(jiao)始終只有2個，即(ji)mdc和mdio引腳(jiao)。隨著phy層變得(de)越來(lai)越復雜(za)，phy寄存器的(de)(de)組織(zhi)方(fang)式和尋(xun)址(zhi)方(fang)式發(fa)生了(le)變化(hua)，phy管(guan)理(li)(li)接(jie)口(kou)(kou)的(de)(de)名(ming)稱(cheng)也從“mii管(guan)理(li)(li)接(jie)口(kou)(kou)”變為“mdio接(jie)口(kou)(kou)”。
網頁裕(yu)太微電子股(gu)份有限公司（“裕(yu)太微電子”）成(cheng)立于2017年(nian)，是具備關鍵(jian)技術攻關能力(li)，擁有完全自主知識產(chan)權的以太網物理層(ceng)
網頁2021年7月6日? DDR PHY訓練簡(jian)介 高可靠性(xing)是系統級芯(xin)片SoC重(zhong)(zhong)要(yao)的(de)(de)質(zhi)量和性(xing)能要(yao)求(qiu)之一。 SoC的(de)(de)復雜在(zai)于(yu)各個IP模塊(kuai)都(dou)對其產生至(zhi)關重(zhong)(zhong)要(yao)的(de)(de)影響。 從芯(xin)耀輝長期(qi)服(fu)務客戶的(de)(de)經(jing)驗來看(kan)，在(zai)客戶的(de)(de)SoC設計中，訪問(wen)DDR SDRAM是常見的(de)(de)需求(qiu)，所以DDR PHY則成為了一個非常關鍵的(de)(de)IP，其能否穩定
網頁(ye)2017年8月(yue)18日? phy芯(xin)片接(jie)口直連(lian)（不使用變(bian)壓器）的(de)(de)設(she)計 1基(ji)礎知識 網口phy芯(xin)片對tx和(he)rx信號有兩(liang)種驅(qu)(qu)動方(fang)式：電壓驅(qu)(qu)動和(he)電流驅(qu)(qu)動。不 同(tong)的(de)(de)驅(qu)(qu)動方(fang)式決(jue)定(ding)了phy在(zai)與(yu)變(bian)壓器連(lian)接(jie)的(de)(de)時(shi)候，變(bian)壓器的(de)(de)中心抽(chou)(chou)頭的(de)(de)接(jie)法。 電壓驅(qu)(qu)動型的(de)(de)phy，變(bian)壓器的(de)(de)中心抽(chou)(chou)頭接(jie)電源，電源大(da)小(xiao)即
網頁本人是有(you)經驗的，一(yi)(yi)般的PHY芯片地址(zhi)配置范圍(wei)是0~7，其中0是廣播地址(zhi)一(yi)(yi)般不(bu)會用。你可以用mdio讀reg 2的命(ming)令(ling)（具體命(ming)令(ling)和(he)環境(jing)有(you)關，如果(guo)是UBOOT下，那(nei)就(jiu)用mii read [addr] 2），一(yi)(yi)個個地址(zhi)去嘗試(shi)，如果(guo)能獲取到PHY的ID信(xin)息與手冊匹配，那(nei)就(jiu)100%是它(ta)啦。
網(wang)頁PHY（英語：Physical），中文可(ke)稱之為端口物理層，是一(yi)個(ge)對OSI模型物理層的共(gong)同(tong)簡稱。而以太(tai)(tai)網(wang)是一(yi)個(ge)操作OSI模型物理層的設(she)備。一(yi)個(ge)以太(tai)(tai)網(wang)PHY是一(yi)個(ge)芯(xin)片，可(ke)以發(fa)送和接收(shou)以太(tai)(tai)網(wang)的數據幀(zhen)（frame）。
網頁各種情況都有(you)，phy是(shi)(shi)雙絞(jiao)線(xian)應用中發(fa)展起來(lai)的(de)(de)概(gai)念，在(zai)光(guang)模塊中要(yao)看(kan)你說(shuo)的(de)(de)phy是(shi)(shi)指(zhi)serdes還是(shi)(shi)DRV+LA還是(shi)(shi)CDR： DRV+LA對25Gbase及以(yi)上是(shi)(shi)必備的(de)(de)（有(you)的(de)(de)在(zai)oDSP上集成LA甚至DRV，有(you)的(de)(de)是(shi)(shi)獨立phy），10Gbase及以(yi)下目前有(you)廠家(jia)把phy集成在(zai)模塊外的(de)(de)業務芯(xin)片上，但要(yao)以(yi)犧牲信號完整(zheng)性(xing)和光(guang)口性(xing)能(neng)為(wei)代價。 同樣10Gbase及以(yi)下可以(yi)不帶(dai)獨
網頁2019年5月(yue)31日? PHY（（Physical Layer，PHY））是(shi)(shi)IEEE8023中定(ding)義的一個標(biao)準模塊(kuai)，STA（station management entity，管(guan)理實(shi)體(ti)，一般為(wei)MAC或CPU）通過SMI（Serial Manage Interface）對PHY的行(xing)為(wei)、狀態進行(xing)管(guan)理和控(kong)制，而(er)具(ju)體(ti)管(guan)理和控(kong)制動作是(shi)(shi)通過讀(du)寫PHY內部的寄存器(qi)實(shi)現的。 一個PHY的基本結構如下圖： PHY是(shi)(shi)物(wu)理接口(kou)收(shou)發器(qi)，它實(shi)
網頁2019年2月1日? MIPI CPHY是(shi)一種嵌入式時鐘鏈路(lu)，可(ke)為鏈路(lu)內的重新分配通道提(ti)供極大(da)的靈(ling)活性。 C的真(zhen)正(zheng)含(han)義是(shi)“CPHYs may be used in channellimited applications, hence the use of the character “C””。 它還(huan)提(ti)供高速和低功(gong)耗模式之(zhi)間的低延遲轉換。 MIPI CPHY通過在雙線通道上脫離傳統的差
網頁(ye)2020年1月10日(ri)? PHY是(shi)物理(li)(li)接口(kou)的部分，包(bao)括(kuo)了內存的Training所需要(yao)的物理(li)(li)層支持。 由于(yu)內存越(yue)(yue)來越(yue)(yue)快，內存training的復(fu)雜性(xing)越(yue)(yue)來越(yue)(yue)高，往往集(ji)成(cheng)了均衡器等等要(yao)件，十分復(fu)雜。 而且(qie)不同的PHY，無論(lun)Training代碼是(shi)固件化還是(shi)提供參考(kao)代碼，都需要(yao)不少具(ju)有硬件和(he)軟件知
網頁2016年10月10日? phy部(bu)分功(gong)能主要實(shi)現(xian)并(bing)(bing)轉(zhuan)串的功(gong)能，把utmi或者pipe口的并(bing)(bing)行(xing)數(shu)(shu)據(ju)轉(zhuan)換成串行(xing)數(shu)(shu)據(ju)，再通過差分數(shu)(shu)據(ju)線輸出(chu)到芯片(pian)外部(bu)。 USB芯片(pian)內部(bu)實(shi)現(xian)的功(gong)能就是接受(shou)軟(ruan)件(jian)的控制，進(jin)而(er)從(cong)內存搬運數(shu)(shu)據(ju)并(bing)(bing)按照(zhao)USB協議(yi)進(jin)行(xing)數(shu)(shu)據(ju)打包，并(bing)(bing)串轉(zhuan)換后輸出(chu)到芯片(pian)外部(bu)。
網頁2020年5月4日? 從硬(ying)件上(shang)來說，一(yi)般PHY芯(xin)(xin)片(pian)為(wei)模(mo)數(shu)混(hun)合電(dian)(dian)(dian)路(lu)，負責接(jie)收電(dian)(dian)(dian)、光(guang)這類模(mo)擬信號(hao)(hao)，經過解調和A/D轉換(huan)后通過MII接(jie)口(kou)將(jiang)信號(hao)(hao)交(jiao)給(gei)MAC芯(xin)(xin)片(pian)進行處理。 一(yi)般MAC芯(xin)(xin)片(pian)為(wei)純(chun)數(shu)字電(dian)(dian)(dian)路(lu)。 物理層定義了數(shu)據(ju)傳送與(yu)接(jie)收所需要的電(dian)(dian)(dian)與(yu)光(guang)信號(hao)(hao)、線路(lu)狀態、時鐘基準、數(shu)據(ju)編碼和電(dian)(dian)(dian)路(lu)等，并向數(shu)據(ju)鏈路(lu)層設備提供標(biao)準接(jie)口(kou)。 物理層的芯(xin)(xin)片(pian)稱之(zhi)為(wei)PHY。 下圖
網(wang)頁2019年1月24日(ri)? 電(dian)(dian)氣(qi)(qi)(qi)特(te)(te)(te)性(xing)(xing)說明(ming)中用到的(de)(de)縮寫如下表： 31、MTX電(dian)(dian)氣(qi)(qi)(qi)特(te)(te)(te)性(xing)(xing) 發送端有兩種(zhong)驅動強度：largeamplitude和smallamplitude，MTX至少支持一種(zhong)，如果支持兩種(zhong)，則默(mo)認配(pei)置為Large Amplitude 32、MRX電(dian)(dian)氣(qi)(qi)(qi)特(te)(te)(te)性(xing)(xing) 33、互連(lian)電(dian)(dian)氣(qi)(qi)(qi)特(te)(te)(te)性(xing)(xing) 34、功(gong)耗等(deng)級 以上(shang)就(jiu)是(shi)針對(dui)MPHY的(de)(de)介紹，主要包括(kuo)MTX和MRX狀態(tai)機(ji)、MPHY的(de)(de)配(pei)置流程(cheng)、MPHY的(de)(de)電(dian)(dian)氣(qi)(qi)(qi)特(te)(te)(te)性(xing)(xing)等(deng)
網(wang)頁2013年11月3日? phy管理接(jie)(jie)口(kou)簡介(jie)，以太網(wang)傳(chuan)輸速率(lv)從(cong)10兆發展到今天的100g，mac層(ceng)和phy層(ceng)之間的硬件接(jie)(jie)口(kou)發生了(le)很(hen)大的變(bian)(bian)化(hua)，但(dan)是其(qi)中(zhong)用來(lai)管理phy的物理引(yin)腳(jiao)始終只(zhi)有2個(ge)，即mdc和mdio引(yin)腳(jiao)。隨著phy層(ceng)變(bian)(bian)得越(yue)來(lai)越(yue)復雜，phy寄存器的組織(zhi)方式(shi)和尋址方式(shi)發生了(le)變(bian)(bian)化(hua)，phy管理接(jie)(jie)口(kou)的名稱也從(cong)“mii管理接(jie)(jie)口(kou)”變(bian)(bian)為“mdio接(jie)(jie)口(kou)”。
網(wang)頁2021年7月1日? APHY 是(shi)一(yi)種(zhong)長(chang)距(ju)離串(chuan)(chuan)行器(qi)(qi)解串(chuan)(chuan)器(qi)(qi) (SerDes) 物理(li)層接口，適(shi)用于(yu)長(chang)距(ju)離、超高速(su)汽車(che)應(ying)用。 它由(you) MIPI 聯盟于(yu)2020 年 9 月發布，作為一(yi)項(xiang)標準(zhun)，旨在簡化車(che)輛中攝像頭、傳感器(qi)(qi)和顯(xian)示器(qi)(qi)的(de)集(ji)成，同時整(zheng)合功(gong)能安全和保障(zhang)。 Valens 將(jiang)成為第(di)一(yi)家推出符合 APHY 的(de)芯(xin)片組(zu)的(de)公司(si)，他們最(zui)近已(yi)成功(gong)完成其(qi) VA7000 芯(xin)片組(zu)系列的(de)流片。 據(ju)介(jie)紹，將(jiang)
網(wang)頁裕太微電子股份有限公司（“裕太微電子”）成立于2017年(nian)，是具備關鍵(jian)技術攻關能力，擁有完全自主知識產權的以太網(wang)物理層
網頁2017年8月18日(ri)? phy芯片接(jie)口直連（不使用變(bian)壓(ya)器(qi)）的設(she)計(ji) 1基礎知識 網口phy芯片對(dui)tx和(he)rx信號有兩種驅動(dong)方式：電(dian)(dian)(dian)壓(ya)驅動(dong)和(he)電(dian)(dian)(dian)流驅動(dong)。不 同的驅動(dong)方式決定(ding)了phy在與變(bian)壓(ya)器(qi)連接(jie)的時(shi)候，變(bian)壓(ya)器(qi)的中心(xin)抽頭(tou)的接(jie)法。 電(dian)(dian)(dian)壓(ya)驅動(dong)型的phy，變(bian)壓(ya)器(qi)的中心(xin)抽頭(tou)接(jie)電(dian)(dian)(dian)源(yuan)，電(dian)(dian)(dian)源(yuan)大小即
網頁2021年7月(yue)6日(ri)? DDR PHY訓練簡(jian)介 高(gao)可靠性(xing)是系統級芯片SoC重要的(de)質量和性(xing)能要求(qiu)之一(yi)。 SoC的(de)復(fu)雜在于各個(ge)IP模塊都對其產生至關(guan)重要的(de)影響。 從芯耀輝長(chang)期服務客(ke)戶(hu)的(de)經驗來(lai)看(kan)，在客(ke)戶(hu)的(de)SoC設計(ji)中，訪問DDR SDRAM是常見的(de)需求(qiu)，所以DDR PHY則成(cheng)為了(le)一(yi)個(ge)非(fei)常關(guan)鍵的(de)IP，其能否穩定
網頁(ye)本人(ren)是(shi)有經(jing)驗的(de)，一(yi)(yi)般(ban)的(de)PHY芯片地址配置范(fan)圍是(shi)0~7，其(qi)中0是(shi)廣播地址一(yi)(yi)般(ban)不會(hui)用(yong)。你可以用(yong)mdio讀reg 2的(de)命令(ling)（具體命令(ling)和環境(jing)有關，如果是(shi)UBOOT下(xia)，那(nei)就用(yong)mii read [addr] 2），一(yi)(yi)個個地址去嘗試，如果能獲取到PHY的(de)ID信息與手冊匹配，那(nei)就100%是(shi)它啦。
網頁(ye)典型的PHY包括PCS（Physical Coding Sublayer，物理編碼(ma)子層）和(he)(he)PMD（Physical Media Dependent，物理介質相關(guan)子層）。 PCS對被發(fa)送和(he)(he)接(jie)受的信息加碼(ma)和(he)(he)解(jie)碼(ma)，目的是使接(jie)收(shou)器更容(rong)易恢復信號。 [1] 使用(yong)示例 編輯 播報 WiFi ：PHY的部(bu)分包括射頻(pin)、混合信號和(he)(he)類比部(bu)分（通常稱為收(shou)發(fa)器）和(he)(he)數字基帶部(bu)分是廣泛應用(yong)于 DSP 和(he)(he)通信邏輯運算（包
網(wang)頁2019年3月9日? 芯片最好(hao)有通用的(de)(de)開發平臺，例如(ru)CortexM系列(lie)。 在(zai)滿足上(shang)述條件下(xia)，價(jia)格越(yue)低越(yue)好(hao)。 目(mu)前找到最合適的(de)(de)方案(an)是新唐的(de)(de)NUC505系列(lie)，型號是 NUC505YLA2A ，是QFN48封裝，價(jia)格在(zai)14元(yuan)以(yi)內。 不(bu)知道有沒(mei)有更好(hao)的(de)(de)選擇呢？ 離(li)線 #2 16:29:01 分(fen)(fen)享評(ping)論(lun) 超級萌(meng)新 會員 注(zhu)冊時間： 已發帖子： 408 積(ji)分(fen)(fen)： 407 我(wo)估計新
網頁各種情況都有(you)(you)，phy是(shi)雙(shuang)絞線應用中(zhong)發展起來的(de)(de)概(gai)念，在光(guang)模塊中(zhong)要看你(ni)說的(de)(de)phy是(shi)指serdes還是(shi)DRV+LA還是(shi)CDR： DRV+LA對25Gbase及(ji)以上是(shi)必備的(de)(de)（有(you)(you)的(de)(de)在oDSP上集(ji)成LA甚(shen)至DRV，有(you)(you)的(de)(de)是(shi)獨立phy），10Gbase及(ji)以下(xia)目前有(you)(you)廠家(jia)把phy集(ji)成在模塊外的(de)(de)業務芯片上，但要以犧牲信(xin)號完整(zheng)性(xing)和光(guang)口性(xing)能為代價。 同(tong)樣10Gbase及(ji)以下(xia)可以不帶(dai)獨
網頁(ye)2019年2月1日? MIPI CPHY是一種(zhong)嵌入(ru)式時(shi)鐘(zhong)鏈路，可為鏈路內(nei)的重(zhong)新(xin)分配通(tong)道提(ti)供(gong)極大的靈活性。 C的真正含義是“CPHYs may be used in channellimited applications, hence the use of the character “C””。 它還提(ti)供(gong)高(gao)速和低(di)功(gong)耗模式之(zhi)間的低(di)延遲轉換(huan)。 MIPI CPHY通(tong)過在雙(shuang)線通(tong)道上(shang)脫離傳統的差
網頁2020年1月10日? PHY是物(wu)理接口(kou)的(de)(de)(de)部分，包括了內(nei)(nei)存(cun)(cun)的(de)(de)(de)Training所需要(yao)(yao)(yao)的(de)(de)(de)物(wu)理層支(zhi)持。 由于內(nei)(nei)存(cun)(cun)越(yue)(yue)來越(yue)(yue)快，內(nei)(nei)存(cun)(cun)training的(de)(de)(de)復雜(za)性越(yue)(yue)來越(yue)(yue)高，往(wang)往(wang)集成(cheng)了均(jun)衡器(qi)等(deng)等(deng)要(yao)(yao)(yao)件(jian)，十分復雜(za)。 而且不(bu)(bu)同(tong)的(de)(de)(de)PHY，無(wu)論Training代碼是固件(jian)化還(huan)是提供參(can)考代碼，都需要(yao)(yao)(yao)不(bu)(bu)少具有硬件(jian)和軟件(jian)知(zhi)
網頁(ye)2016年10月(yue)10日? phy部(bu)分功能(neng)主要實(shi)現并(bing)轉串的(de)功能(neng)，把(ba)utmi或者(zhe)pipe口(kou)的(de)并(bing)行數(shu)據轉換成串行數(shu)據，再通過差分數(shu)據線輸出到(dao)(dao)芯(xin)片(pian)外部(bu)。 USB芯(xin)片(pian)內(nei)部(bu)實(shi)現的(de)功能(neng)就是接受軟件的(de)控制(zhi)，進而從(cong)內(nei)存搬運數(shu)據并(bing)按照USB協議進行數(shu)據打包，并(bing)串轉換后輸出到(dao)(dao)芯(xin)片(pian)外部(bu)。
網頁(ye)2021年12月13日? 1、電(dian)(dian)(dian)壓(ya)型(xing)(xing)與電(dian)(dian)(dian)流(liu)(liu)型(xing)(xing)驅動的以太網PHY芯片有(you)什么(me)差異(yi)（據我(wo)所知(zhi)，電(dian)(dian)(dian)流(liu)(liu)型(xing)(xing)需要加499歐(ou)電(dian)(dian)(dian)阻(zu)且變(bian)壓(ya)器(qi)中間(jian)抽頭需要上拉(la)VDD；電(dian)(dian)(dian)壓(ya)型(xing)(xing)只(zhi)需要對地(di)接電(dian)(dian)(dian)容(rong)(rong)），有(you)詳細工作原(yuan)理的文檔資料嗎。 2、DP83843/6/7/8都屬于電(dian)(dian)(dian)流(liu)(liu)型(xing)(xing)以太網PHY，TX+/RX+差分線(xian)需要并兩個499歐(ou)姆(mu)電(dian)(dian)(dian)阻(zu)，而(er)為什么(me)有(you)的芯片499歐(ou)姆(mu)需要連電(dian)(dian)(dian)容(rong)(rong)后上拉(la)到VDD，有(you)的只(zhi)連了
網頁(ye)2021年(nian)7月1日? APHY 是(shi)一(yi)(yi)種長(chang)距離(li)串行器(qi)(qi)解串器(qi)(qi) (SerDes) 物理層接口(kou)，適(shi)用于長(chang)距離(li)、超高速汽車(che)應(ying)用。 它由 MIPI 聯盟于2020 年(nian) 9 月發布，作(zuo)為(wei)一(yi)(yi)項標準(zhun)，旨(zhi)在簡化車(che)輛(liang)中(zhong)攝像頭(tou)、傳感器(qi)(qi)和(he)顯(xian)示器(qi)(qi)的集成，同時整合功能安全和(he)保(bao)障。 Valens 將成為(wei)第一(yi)(yi)家推出符合 APHY 的芯(xin)片組(zu)的公司，他們最近已成功完成其 VA7000 芯(xin)片組(zu)系列的流片。 據(ju)介紹，將
網頁2019年1月(yue)24日(ri)? 電(dian)(dian)氣特(te)性(xing)說明中用到的(de)縮(suo)寫如下表： 31、MTX電(dian)(dian)氣特(te)性(xing) 發送端有兩種驅動強度：largeamplitude和smallamplitude，MTX至少支(zhi)持一種，如果支(zhi)持兩種，則默認(ren)配置為(wei)Large Amplitude 32、MRX電(dian)(dian)氣特(te)性(xing) 33、互(hu)連電(dian)(dian)氣特(te)性(xing) 34、功耗等(deng)級 以上就(jiu)是(shi)針對MPHY的(de)介紹，主要包括MTX和MRX狀態機、MPHY的(de)配置流(liu)程、MPHY的(de)電(dian)(dian)氣特(te)性(xing)等(deng)
網頁2013年11月3日? PHY芯(xin)片簡介 原(yuan)文：//enwikipedia/wiki/PHY (chip)PHY is an abbreviation for the physical layer of the OSI model and refers to the circuitry required to implement physical layer functionsA PHY con linux 計(ji)算(suan)機系統 linux phy napi 概述： NAPI是(shi)linux新的(de)網卡數據(ju)處理API，據(ju)說是(shi)由于找不到(dao)更好的(de)名(ming)字(zi)，所以就(jiu)叫NAPI
